Tai Intel procesorius orientuotas į galingas darbo stotis turi integruotą L2 priešatmintinę ir iš AMD6 procesorių architektūros perimtą sudėtingų komandų keitimą į paprastų RISC tipo mikroopracijų seką.
Jame taikomos dinaminio vykdymo technologijos pagrindas - tai tokie našumą didinantys metodai, kaip išankstinis komandų vykdymas (spekuliatyvus vykdymas), komandų perrikiavimas ir atšakų nuspėjimas.
Nauja priešatmintinės architektūra – DIB – numato įvairių magistralių naudojimą sujungiant procesoriaus magistralę su priešatmintine ir pagrindine operatyviąja atmintine. Pirmoji magistralė dirba procesoriaus taktiniu dažniu, o antroji - sistemos taktiniu dažniu. Toks magistralių išskyrimas leido 3 kartus paspartinti procesoriaus ir atmintinės posistemės duomenų mainus.
Dėka to, atskira išorinė L2 priešatmintinė jau nebereikalinga. Procesorius turi atskiras pirmojo lygio priešatmintines (L1) duomenims ir komandoms, kiekviena po 8KB ir bendrą antrojo lygio priešatmintinę (L2). Pirmojo lygio duomenų priešatmintinė turi du prievadus, per taktą palaiko vieną įkėlimo ir vieną įrašymo operaciją. Antrojo lygio priešatmintinės sąsaja dirba centrinio procesoriaus taktiniu dažniu ir per taktą gali perduoti 64 bitus. Išorinė procesoriaus magistralė dirba ½, 1/3, arba ¼ procesoriaus lizdo taktiniu dažniu. Antro lygio priešatmintinės talpa – 256KB esant 0,6 µm ir 512 arba 1024 KB esant 0,35 mikronų technologijai.
512 elementų nukreipimo adresų buferis (BTB – Branch Target Buffer) leidžia sumažinti taktų skaičių komandų išrinkimo įtaisui (IFU – Instruction Fetch Unit) išrenkant eilutes iš priešatmintinės. Išrinkimo procesas konvejerizuotas. Nauja eilutė išimama per kiekvieną centrinio procesoriaus taktą. Trys lygiagretūs dekoderiai (ID) per kiekvieną taktą pertvarko kelias x86 architektūros komandas į mikrooperacijas rinkinius. Šį sprendimą Intel perėmė iš AMD K6 procesoriaus.
Registrų pseudonimų lentelė (RAT – Register Alias Table) naudojama registrų pervadinimui. Pervadinimo rezultatas nusiunčiamas į rezervavimo įtaisą (RS – Reservation Station) ir į pertvarkymo buferį (ROB – ReOrder Buffer).
Mikrooperacijos su pervadintais operandais rezervavimo įtaise (RS) sustatomos į eilę, kur jos laukia operandų reikšmių, ateinančiu nepriklausomai iš įvairių šaltinių. Duomenimis yra įvykdytų mikrooperacijų rezultatai, adresai iš BTB, registrų (EAX tipo) turinys.
Mikrooperacijų išrinkimas iš eilės ir dinaminis vykdymas atliekami atsižvelgiant į tikras priklausomybes pagal duomenis, o be to priklausomai nuo vykdomųjų įtaisų (IEU, FEU, AGU) užimtumo. Eiliškumas, kuriuo vykdomos mikrooperacijos, bendru atveju skiriasi nuo jų paskirstymo pradinėje programoje.
4.2 pav. Procesorius Pentium Pro (P6)
Planuojant kreipinius į atmintinę, naudojamas rezervavimo įtaisas, adresų generavimo įtaisas (AGU - Address Generation Unit) ir kreipinių į atmintinę eiliškumo buferis (MOB – Memory Ordering Buffer).
Komentarų nėra:
Rašyti komentarą